1.general想象w9751g6jb 512M DDR2 SDRAM是8388608位,有组织有words4银行16位。这一装置取得高速传输rates up to 1066mb /秒/松(DDR2 - 1066年)为不同应用。w9751g6jb into the following is sorted速度等级:18 - 25 25我,25A,25k and -3.the 18级股票是柔性to the DDR2 - 1066年(7 7 7)规范。The 25/25我/ 25A / 25k gradeparts are柔性to the DDR2 800(5 5 5)或DDR2 800(六)规范(the 25我industrialgrade股份,是保证支持- 40°c≤tcase≤95°c)。- 3级股份是兼容的tothe DDR2 - 667(5 5 5)规范。The汽车级温度的股份,如果利率,同时要求有两个:(你)ambienttemperature surrounding the device cannot be less than or greater than 40°C + + 95°c(25A),105°c(for 25k)and the case温度(tcase)cannot be less than or greater than 40°C + + 95°c(25A),105°c(for 25k)。JEDEC规格require the刷新率加倍当tcaseexceeds + 85°c;这也需要use of the高温自刷新选项。Additionally,odtresistance and the输入/输出阻抗must be derated当tcase是< 0°c金> + 85°c.all of the Control and地址输入是同步以及双differentialclocks外部相关。输入是latched at the交叉点的时钟(CLK上升差动andclk落)。我/ OS是同步以及单端或差分- DQS DQS DQS偶数in a sourcesynchronous fashion.2.featurespower供应:VDD的VDDQ = 1.8,v0.1vdouble数据结构:数据转移脾两每时钟cyclecas等待:3、4、5、6和7burst长度:4和8bi向微分数据(DQS和闪光,DQS)are transmitted / received以及dataedge对准以及读写数据和中心对准与datadll欢迎DQ和DQS转换以及clockdifferential时钟(CLK和CLK)输入data面具(DM)for写datacommands进入每个积极的时钟边缘,数据和数据的面具是referenced to both边等待ofdqspostedcas添加剂可编程负载to make命令和数据埠S = efficiencyread等待等待等待更加例(RL =的Al + Cl)off芯片驱动阻抗调整(OCD)和模具-终止信号(ODT)for better qualityauto -读与写操作for预载burstsauto刷新和自刷新modesprecharged功率,有功功率downwrite数据maskwrite等待= read等待1(W1 = RL - 1):interface SSTL _ 18packaged in wbga 84球(8x12.5平方毫米),使用无铅材料以及ROHS不满